Logique de determination d'etat de cellules de memoire flash a cellules multiniveaux

La presente invention concerne des procedes et un dispositif de determination de l'etat d'une cellule memoire pouvant prendre plus de 2 etats. Dans une 1ere realisation, la determination de l'etat d'une cellule (401) de memoire flash pouvant prendre un nombre n etats ('n' etant une puissance de 2) resulte de la comparaison selective entre, d'une part la tension de seuil V?t? d'une cellule memoire selectionnee, et d'autre part un nombre 'n-1' de tensions de reference. Un unique comparateur (460 et 470) etant associe a chaque couple d'etats, le total des comparateurs est egal au nombre des bits memorises dans la cellule.