Dispositif a semi-conducteur et procede de fabrication associe

L'invention concerne un dispositif DMOS (ou IGBT - transistor bipolaire a grille isolee) comprenant un substrat de SiC (2), une couche de n-SiC (3) (region de migration) menagee dans une couche epitaxiale, une couche mince d'isolation (6) de grille et une electrode de grille (7a), une electrode de source (7b) montee de maniere a entourer l'electrode de grille (7a), une electrode de drain (7c) montee sur la surface inferieure du substrat de SiC (2), une couche de p-SiC (4) et une couche de n+SiC (3) formee sur une certaine distance, entre la partie inferieure de l'extremite de l'electrode de source (7b) et la partie inferieure de l'extremite de l'electrode de grille (7a). Une region, a l'exception de la partie de surface de la couche epitaxiale ou est formee une couche de n+SiC (5), comprend un stratifie constitue d'une couche dopee de type N (10a) contenant une teneur elevee en azote, et d'une couche non dopee (10b). Il est possible d'obtenir une diminution de la resistance a l'etat passant et une amelioration dans la tension de tenue pendant le temps d'arret, par utilisation d'un effet quantique.