Processeur risc a donnees a haute densite

L'invention concerne un processeur d'ordinateur a jeu d'instructions reduit (RISC) mettant en oeuvre un jeu d'instructions qui, outre le fait d'optimiser une relation entre le nombre d'instructions requises pour executer un programme, un cycle d'horloge et un nombre moyen d'horloges par instructions, est egalement destine a optimiser l'equation S = IS * BI, dans laquelle S represente la taille des instructions du programme mesuree en bits, IS le nombre statique d'instructions requises pour representer le programme (non pas le nombre requis par une execution) et BI le nombre moyen de bits par instruction. Compare aux architectures RISC classiques, ce processeur reduit aussi bien BI que IS avec des augmentations minimales en cycles d'horloge et en nombre moyen d'horloges par instruction. Le processeur presente une bonne densite de code dans un codage haute performance a longueur fixe en fonction des principes RISC, y compris un registre general avec architecture charge/memoire. Le processeur met egalement en oeuvre un codage en longueur variable simple qui maintient une performance elevee.