Process for manufacturing a field-effect transistor has parasitic capacity reduced

L'invention concerne un procede de fabrication, comprenant les etapes de : -fournir un substrat (100) comportant une couche de materiau semi-conducteur (133) surmontee d'une grille sacrificielle comportant un isolant de grille sacrificiel comportant : -une partie mediane, et -des bords surmontes d'espaceurs sacrificiels et presentant une epaisseur tox; -retirer l'isolant de grille sacrificiel et le materiau de grille sacrificiel; -former un depot conforme d'une epaisseur thk de materiau dielectrique a l'interieur de la gorge formee pour former un isolant de grille, avec tox > thk ≥ tox/2 ; -former une electrode de grille (142) dans la gorge ; -retirer les espaceurs sacrificiels pour decouvrir des bords (122) de la couche d'isolant de grille ; -former des espaceurs (150, 151) sur les bords (122) de la couche d'isolant de grille de part et d'autre de l'electrode de grille (142), ces espaceurs presentant une constante dielectrique au plus egale a 3,5.