Synthese de modeles vhdl de haute qualite de circuits complexes pour la simulation

Les capacites d'integration sur une puce electronique croissant rapidement, on y integre des architectures de plus en plus complexes, et meme des systemes complets (systemes sur puce). Ces systemes sont composes de blocs souvent pre-existants. De maniere a pouvoir reutiliser ceux-ci, des modeles de haut niveau destines a la simulation pour la validation des systemes doivent etre disponibles. Ces modeles ne refletant pas necessairement l'implantation physique des composants correspondants, ils sont qualifies de virtuels. L'objet de la these est de proposer une methodologie facilitant la modelisation de composants electroniques numeriques reels et hautement complexes (microprocesseurs, dsp, microcontroleurs) dans une perspective de reutilisation pour la conception d'autres circuits, et dans un contexte de protection de la propriete intellectuelle. L'ensemble des informations necessaires au developpement d'un modele virtuel de composant reel provenant de sources de haut niveau (fiche de description ou datasheet donnant une vue externe du circuit) et de bas niveau (reseau de portes logiques ou netlist devoilant la structure physique du composant), nous preconisons une demarche mixte, c'est-a-dire une approche descendante (de la datasheet vers le modele virtuel) alliee a une approche ascendante (de la netlist vers le modele virtuel). Les criteres de qualite pris en compte pour un tel modele sont : d'une part, une grande vitesse de simulation ; d'autre part, une precision suffisante par rapport au niveau de compatibilite requis entre le modele et le circuit reel ; mais egalement une confidentialite assuree. Notre methodologie a ete appliquee a la modelisation de l'adsp-21020, dsp d'analog devices.