Isolation par tranchee peu profonde pour procedes au silicium contraint

L'invention concerne un procede de fabrication d'un circuit integre (IC) utilisant une technique d'isolation par tranchee peu profonde (STI). La technique d'isolation par tranchee peu profonde est utilisee dans un procede au silicium contraint (SMOS). La garniture de la tranchee est formee par une couche a semiconducteurs ou metallique deposee par un procede a basse temperature qui reduit le degazage du germanium. Le procede a basse temperature peut etre un procede de depot chimique en phase vapeur (CVD).