Système de mémoire et carte mémoire

La presente invention concerne un systeme de memoire comportant des puces memoire non volatiles (CHP1, CHP2) comprenant des blocs memoire (BNK1, BNK2) capables d'effectuer des operations de memoire independamment et un controleur de memoire (5) apte a l'acces/controle de maniere separee les puces memoire non volatiles. Le controleur de memoire peut de maniere selective commander aux blocs memoire des puces memoire non volatiles d'effectuer une operation d'ecriture simultanee ou entrelacee. Ainsi, les operations d'ecriture simultanees necessitant chacune un temps ecriture plus longue que le temps de configuration d'ecriture peuvent etre effectuees entierement en parallele, et les operations d'ecriture entrelacees suivant la configuration d'ecriture peuvent etre effectuees en parallele et chevaucher une operation d'ecriture d'un autre bloc memoire. Par consequent, le nombre de puces memoire non volatiles constituant un systeme de memoire capable d'effectuer une operation d'ecriture a grande vitesse peut etre d'une taille relativement petite.